平成26年度 春期 応用情報技術者試験 午前 問23
テクノロジ／ハードウェアワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240 MHz，シリアル通信（SIO）に115 kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。
出典：平成26年度 春期 応用情報技術者試験 午前 問23
- ア1/2^4
- イ1/2^6
- ウ1/2^8
- エ1/2^10
正解：エ
解説
発振器の15 MHzはPLL1で8逓倍されて120 MHzとなり，これがPLL2で2逓倍されてCPUに供給される240 MHzのクロックになる。分周器はPLL1の出力である120 MHzを入力として分周し，SIO用の115 kHz（±5%）を作り出す。120 MHzを2^10（1024）で分周すると120,000,000÷1024≒117,187.5 Hz≒117.2 kHzとなり，115 kHzに対する誤差は約1.9%で±5%の許容範囲に収まる。
選択肢ごとの解説
- ア誤り。120 MHzを2^4(16)で分周すると7.5 MHzとなり，115 kHzとは桁違いに大きく，精度の許容範囲(±5%)にも入らない。
- イ誤り。120 MHzを2^6(64)で分周すると約1.875 MHzとなり，115 kHzよりはるかに大きく，許容範囲にも入らない。
- ウ誤り。120 MHzを2^8(256)で分周すると約468.75 kHzとなり，115 kHzの±5%の範囲を大きく超えてしまう。
- エ正しい。120 MHzを2^10(1024)で分周すると約117.2 kHzとなり，115 kHzに対する誤差が約1.9%となって±5%の精度条件を満たす。