平成30年度 秋期 応用情報技術者試験 午前 問23
テクノロジ／コンピュータ構成要素1桁の2進数A，Bを加算し，Xに桁上がり，Yに桁上げなしの和（和の1桁目）が得られる論理回路はどれか。
出典：平成30年度 秋期 応用情報技術者試験 午前 問23
- ア回路図ア
- イ回路図イ
- ウ回路図ウ
- エ回路図エ
正解：ア
解説
半加算器では，桁上がりX＝A AND B，桁上げなしの和Y＝A XOR Bという論理式で表されます。回路図アは，A，Bの入力をANDゲートに通してX（桁上がり）を，XORゲートに通してY（和）を出力しており，半加算器の論理式と一致します。
選択肢ごとの解説
- ア正しい。X＝A AND B，Y＝A XOR Bとなっており，半加算器の桁上がりと和の論理式に合致します。
- イ誤り。Xの出力がORゲートになっており，A＝B＝1のときX＝1となる桁上がりの論理（AND）と一致しません。
- ウ誤り。Xの出力がORゲート，Yの出力がANDゲートになっており，桁上がりと和の論理が入れ替わっています。
- エ誤り。Xの出力はANDで正しいものの，Yの出力がORゲートになっており，A＝B＝1のときY＝1となってしまい，XOR（この場合Y＝0）と一致しません。