平成30年度 春期 応用情報技術者試験 午前 問23
テクノロジ／ハードウェアワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と，内部の PLL1，PLL2 及び分周器の組合せで CPU に 240 MHz，シリアル通信（SIO）に 115 kHz のクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。図は，発振器（15MHz）→PLL1（8逓倍）→PLL2（2逓倍）→CPU（240MHz）という経路と，PLL1の出力からもう一つ分岐した分周器→SIO（115kHz±5%）という経路から成るブロック図である。
出典：平成30年度 春期 応用情報技術者試験 午前 問23
- ア1/2⁴
- イ1/2⁶
- ウ1/2⁸
- エ1/2¹⁰
正解：エ
解説
発振器15MHzはPLL1で8逓倍されて120MHzとなり，これがPLL2で2逓倍されてCPU用の240MHzが得られます。分周器はこの120MHzを分周してSIO用の115kHzを作りますが，120MHz÷2¹⁰＝約117.19kHzとなり，115kHzに対する誤差は約1.9%で±5%以内に収まるため，分周器の値は1/2¹⁰が適切です。
選択肢ごとの解説
- ア誤り。1/2⁴では120MHz÷16＝7.5MHzとなり，115kHzに対して誤差が大きすぎ，±5%の精度条件を満たしません。
- イ誤り。1/2⁶では120MHz÷64≒1.875MHzとなり，目的の115kHzとは桁が大きく異なり精度条件を満たしません。
- ウ誤り。1/2⁸では120MHz÷256≒468.75kHzとなり，115kHzに対して誤差が大きすぎ，±5%の精度条件を満たしません。
- エ正しい。120MHz÷2¹⁰≒117.19kHzとなり，115kHzに対する誤差は約1.9%で±5%以内に収まります。