平成24年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問13

解説

PLL（Phase Locked Loop）は，入力信号の位相と，出力側からのフィードバック信号の位相を比較する位相比較器と，その出力を平滑化する低域通過フィルタ，フィルタの出力電圧に応じた周波数で発振する電圧制御発振器（VCO），及び出力を分周してフィードバックする分周器で構成されます。ブロック図では，入力信号とフィードバック信号がともに入る箱aが位相比較器，低域通過フィルタの後段で出力信号を生成する箱cが電圧制御発振器，出力信号を入力側へフィードバックする経路にある箱bが分周器に相当します。

選択肢ごとの解説

• ア誤り。bを電圧制御発振器としていますが，出力信号を入力側へ帰還させる経路にあるbは，本来は分周器に相当します。電圧制御発振器は，低域通過フィルタの後段で出力信号を生成するcの位置に置くのが適切です。
• イ正しい。入力信号とフィードバック信号を比較するaが位相比較器，低域通過フィルタの後段で出力信号を生成するcが電圧制御発振器，出力信号を入力側へ帰還させるbが分周器に相当し，一般的なPLLの構成と一致します。
• ウ誤り。入力信号を直接受けるaを電圧制御発振器としていますが，電圧制御発振器は本来，低域通過フィルタで平滑化した制御電圧を受けて発振するものであり，入力信号と帰還信号を直接比較する位置には位相比較器を置くのが標準的なPLLの構成です。
• エ誤り。アやウと同様に，入力信号を直接受けるaを電圧制御発振器としている点が，標準的なPLLの構成と整合しません。