平成30年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問4

解説

JTAG（IEEE 1149.1）は，もともと基板上に実装された IC 間の配線（バウンダリ）の導通や接続不良を検査するために標準化されたテスト方式です。各 IC の入出力ピンに隣接してバウンダリスキャンレジスタと呼ばれるシフトレジスタを設け，これをチェーン状に接続することで，外部からシリアルにテストパターンを注入し，各ピンの状態をスキャンして読み出すことができます。これによって，実際の動作ピンに直接テストプローブを当てなくても，基板上の配線の断線や短絡などを検出できるほか，デバッグやプログラム書込みのインタフェースとしても広く利用されています。

選択肢ごとの解説

• ア誤り。組合せ回路のテスト生成方式（テストパタン生成アルゴリズムなど）は，JTAG のようなバウンダリスキャンの標準規格とは異なる，LSI 内部の論理回路のテスト容易化設計に関する技術です。
• イ誤り。テストプローブを基板上の各ピンに直接当てて導通を確認する方法は，インサーキットテスタなどによる伝統的な検査方法であり，JTAG が実現しようとしている「プローブを使わずにピンの状態を検査する」仕組みとは異なります。
• ウ正しい。JTAG（IEEE 1149.1）は，IC のピンに隣接して設けたバウンダリスキャンレジスタをチェーン状に接続し，シリアルにテストパタンを入出力することによって基板上の配線の導通などを検査する，バウンダリスキャンテストの標準方式です。
• エ誤り。ビルトインセルフテスト（BIST）は，LSI 内部に組み込んだ自己診断回路によって自らテストを実行する方式であり，JTAG が標準化しているバウンダリスキャンとは異なる技術です。