令和3年度 秋期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問3

解説

メモリインタリーブは，CPU と主記憶とのアクセス速度差から生じるボトルネックを緩和するために，主記憶を複数の独立したバンク（モジュール）に分割し，連続したアドレスを異なるバンクに割り当てて，複数バンクへのアクセスを並列に行うことで，見かけ上のメモリアクセス速度を向上させる技術です。

下線の用語は 用語集 で意味を確認できます。

選択肢ごとの解説

• ア誤り。キャッシュメモリと主記憶の両方に同時に書き込むのは，ライトスルー方式の説明であり，メモリインタリーブとは異なります。
• イ正しい。主記憶を複数のバンクに分割し，各バンクを並列にアクセスすることで高速化を図るのがメモリインタリーブです。
• ウ誤り。CPU と主記憶の速度差を緩和するために高速小容量のメモリを配置するのは，キャッシュメモリの説明です。
• エ誤り。命令用とデータ用にキャッシュメモリを分離する構成は，ハーバードアーキテクチャ（命令とデータのキャッシュ分離）の説明であり，メモリインタリーブとは異なる技術です。