平成22年度 春期 応用情報技術者試験 午前 問25
テクノロジ／コンピュータ構成要素ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240MHz，シリアル通信（SIO）に115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。
出典：平成22年度 春期 応用情報技術者試験 午前 問25
- ア1/2⁴
- イ1/2⁶
- ウ1/2⁸
- エ1/2¹⁰
正解：エ
解説
発振器の15MHzはPLL1で8逓倍され120MHzとなり，これがPLL2で2逓倍されCPU用の240MHzになります。同時にPLL1の120MHzの出力は分周器にも供給されており，115kHzを得るには120MHz÷2¹⁰≒117.2kHzとなり，115kHzに対して誤差約1.9%となるため，許容される±5%以内に収まります。
選択肢ごとの解説
- ア誤り。1/2⁴では120MHz÷16＝7.5MHzとなり，115kHzとは大きくかけ離れます。
- イ誤り。1/2⁶では120MHz÷64＝1.875MHzとなり，115kHzとは一致しません。
- ウ誤り。1/2⁸では120MHz÷256＝468.75kHzとなり，115kHzの±5%の範囲には収まりません。
- エ正しい。1/2¹⁰では120MHz÷1024≒117.2kHzとなり，115kHzに対して誤差約1.9%と±5%以内に収まります。