平成24年度 春期 応用情報技術者試験 午前 問24
テクノロジ／ハードウェアワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240MHz，シリアル通信（SIO）に115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5％以内に収まればよいものとする。
出典：平成24年度 春期 応用情報技術者試験 午前 問24
- ア1/2⁴
- イ1/2⁶
- ウ1/2⁸
- エ1/2¹⁰
正解：エ
解説
発振器の15MHzはPLL1で8逓倍され120MHzになり，さらにPLL2で2逓倍され240MHz（CPU用）になります。分周器はPLL1出力の120MHzを基に115kHzを生成する必要があります。120MHz÷2¹⁰＝120,000,000/1024≒117,187.5Hzとなり，115kHzに対する誤差は約1.9%で±5%の精度条件を満たします。2⁸で分周すると468.75kHzとなり115kHzから大きく外れるため，分周器の値は1/2¹⁰が適切です。
選択肢ごとの解説
- ア誤り。1/2⁴で分周すると120MHz/16＝7.5MHzとなり，115kHzとは桁違いに外れます。
- イ誤り。1/2⁶で分周すると120MHz/64≒1.875MHzとなり，115kHzには程遠い値です。
- ウ誤り。1/2⁸で分周すると120MHz/256≒468.75kHzとなり，115kHzの±5%の範囲を大きく超えます。
- エ正しい。1/2¹⁰で分周すると約117.19kHzとなり，115kHzに対して誤差約1.9%で精度条件（±5%）を満たします。