平成27年度 秋期 応用情報技術者試験 午前 問23
テクノロジ／ハードウェアワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240MHz，シリアル通信（SIO）に115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。
出典：平成27年度 秋期 応用情報技術者試験 午前 問23
- ア1／2⁴
- イ1／2⁶
- ウ1／2⁸
- エ1／2¹⁰
正解：エ
解説
発振器の15MHzはPLL1で8逓倍されて120MHzとなり，これがPLL2で2逓倍されてCPU用の240MHzになります。分周器へはPLL1出力の120MHzが入力されるため，120MHz／2^10＝117.1875kHzとなり，これは115kHzに対して誤差約1.9%で±5%以内に収まる唯一の選択肢です。
選択肢ごとの解説
- ア誤り。1／2⁴（16分周）では120MHz÷16＝7.5MHzとなり，115kHzとは大きくかけ離れます。
- イ誤り。1／2⁶（64分周）では120MHz÷64＝1.875MHzとなり，115kHzには程遠い値です。
- ウ誤り。1／2⁸（256分周）では120MHz÷256＝468.75kHzとなり，115kHzの±5%の範囲には収まりません。
- エ正しい。1／2¹⁰（1024分周）では120MHz÷1024≒117.19kHzとなり，115kHzに対する誤差は約5%以内に収まります。