令和6年度 秋期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問11
テクノロジ／ハードウェア図の全加算器において，X に当てはまる論理ゲートとして，適切なものはどれか。ここで，HA は半加算器，入力の C0 は，下位の桁からの桁上がり信号を表す。
出典：令和6年度 秋期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問11
- アAND
- イNAND
- ウNOR
- エOR
正解：エ
解説
1 ビットの全加算器は，2 個の半加算器（HA）と 1 個の OR ゲートで構成できます。1 段目の HA で A と B を加算して仮の和と桁上がりを求め，2 段目の HA でその仮の和と下位からの桁上がり C0 を加算して最終的な和 S と 2 個目の桁上がりを求めます。全体の桁上がり出力 C1 は，1 段目の HA の桁上がりと 2 段目の HA の桁上がりの少なくとも一方が 1 であれば 1 になるため，これらの論理和（OR）を X に用います。
選択肢ごとの解説
- ア誤り。AND ゲートでは，1 段目と 2 段目の桁上がりが両方とも 1 のときしか C1 が 1 にならず，どちらか一方だけが桁上がりを生じた場合の C1 を正しく表せません。
- イ誤り。NAND ゲートでは，両方の桁上がりが 0 のときに C1 が 1 になってしまい，桁上がりが発生していないのに C1＝1 となる誤った動作になります。
- ウ誤り。NOR ゲートでは，両方の桁上がりが 0 のときだけ C1 が 1 になり，桁上がりが発生していないときに C1＝1 となる誤った動作になります。
- エ正しい。2 個の HA から出力される桁上がりのいずれか一方でも 1 であれば全体の桁上がり C1 は 1 になるので，論理和（OR）を用いるのが適切です。