令和元年度 秋期 システムアーキテクト試験 午前Ⅱ 問18
テクノロジ／コンピュータ構成要素図はプロセッサによってフェッチされた命令の格納順序を表している。図中の a に該当するプロセッサの構成要素はどれか。（図：主記憶 → プロセッサ内の a → 命令デコーダ，の順に接続されている）（注：本サイトでは原問題の図を文字表記に変換しています）
出典：令和元年度 秋期 システムアーキテクト試験 午前Ⅱ 問18
- アアキュムレータ
- イデータキャッシュ
- ウプログラムレジスタ（プログラムカウンタ）
- エ命令レジスタ
正解：エ
解説
プロセッサが主記憶からフェッチした命令は，まず命令レジスタ（IR：Instruction Register）に格納された後，命令デコーダによって解読されます。図の a は，主記憶からフェッチした命令を保持し，命令デコーダへ渡す構成要素であるため，命令レジスタに該当します。
選択肢ごとの解説
- ア誤り。アキュムレータは，演算結果を一時的に保持するレジスタであり，フェッチした命令の格納には使用されません。
- イ誤り。データキャッシュは，主記憶とプロセッサの間でデータ（命令ではなく）へのアクセスを高速化するための記憶装置であり，命令の格納順序の説明には該当しません。
- ウ誤り。プログラムレジスタ（プログラムカウンタ）は，次にフェッチすべき命令のアドレスを保持するレジスタであり，フェッチした命令そのものを格納するレジスタではありません。
- エ正しい。フェッチされた命令を格納し，命令デコーダへ渡すのは命令レジスタです。