令和元年度 秋期 応用情報技術者試験 午前 問23
テクノロジ／ハードウェア3 ビットのデータ x1，x2，x3 に偶数パリティビット c を付加する回路はどれか。
出典：令和元年度 秋期 応用情報技術者試験 午前 問23
- ア回路図ア
- イ回路図イ
- ウ回路図ウ
- エ回路図エ
正解：ウ
解説
偶数パリティでは，データビットとパリティビットを合わせた 1 の個数が偶数になるようにします。したがって c＝x1 XOR x2 XOR x3 であり，排他的論理和（XOR）ゲートを 2 段接続した回路が正解です。図中の XOR ゲートは，入力側の湾曲した二重線で AND や OR と見分けられます。
選択肢ごとの解説
- ア誤り。回路図アは AND と OR を組み合わせたもので，排他的論理和にはならず，パリティビットを生成できません。
- イ誤り。回路図イはアの出力を否定しただけで，やはり排他的論理和になっていません。
- ウ正しい。回路図ウは XOR ゲートを 2 段接続しており，c＝x1 XOR x2 XOR x3 という偶数パリティビットを生成します。
- エ誤り。回路図エは XOR を 2 段接続した後に否定を付けているため，奇数パリティビットを生成する回路になります。